# `This Page Is Inserted by IFW Operations and is not a part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

### IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

### PATENT ABSTRACTS OF JAPAN

(11)Publication number:

09-083301

(43)Date of publication of application: 28.03.1997

(51)Int.CI. H03H 19/00


(21)Application number: 07-230557 (71)Applicant: YAMAHA CORP (22)Date of filing: 07.09.1995 (72)Inventor: MAEJIMA TOSHIO


#### (54) SWITCHED CAPACITOR FILTER

#### (57)Abstract:

PROBLEM TO BE SOLVED: To apply the filter process to the analog signals of plural channels without increasing the circuit scale.

SOLUTION: The integration means Ik and Ik+1 successively carry out the integration processing constituting the filter processing to every channel via the time division control. The integration value storage means Mk to Mk+1 store the integration value signals to show the integration processing results to every channel. A switch means SW functions to store the integration value signals in the means Mk to Mk+1 to show the integration processing results to every channel every time the integration processing is interrupted to every channel and also to initialize the integration processing results of means Ik and Ik+1. The means SW also functions to supply the integration value signals corresponding to every channel to the means Ik and Ik+1 from the means Mk to Mk+1 every time the integration processing is carried out to every channel and also to supply the analog signals to be integrated to the means Ik and Ik+1.





開分処理以外の信号処理系

₹.

HO3H 19/00

Ξ

祖子

祖李谷政

スイシア中国SW

HO3H 19/00

[審査構成]未購収 [構水項の数]3 [出額形態]0. [全頁数]1.2 (21)[出額略号]特願平7 — 2305.57 (22)[出頗色]平成7年(1995)9月7日(11)[出頗人]

和2分類 配理手段

[旗別番号]000004075 [瓦会文は名称]ヤマハ株式会社 [在旁文は唇所]静岡県浜松市中沢町10番1号 (72)(免明者] [在名]前島 利夫 [住所又は居所]静岡県浜松市中沢町10番1号 ヤ-(74)(代理人]

**張二 (外1名)** 理士] ,名又は名称]川▲崎▼

(57)【要約】 【課題】回路規模を大きぐすることなく複数チャネルのアナログ信号に対するフィルタ処理を行い得るスイッチドキャパシ タフィルタを提供する。 【解決手段】 積分手段 [、「k・1は、フィルタ処理を構成する積分処理を時分割制御により各チャネルについて順次実行す 【解決手段】積分手段 [、k・1は、フィルタ処理を構成する積分処理を時分割制御により各チャネルについて順次実行す

。積分値記憶年段M、…iは、各チャネルに対応した積分処理の結果を示す積分値信号を記憶する。スイッチ手段SW、各チャネルに対応した積分処理があるに、中断時点における当肢チャイルに対応した積分処理の結果をす 積分低度号を積分値配億年段に記憶させ、積分手段の積分処理の結果を指分値信号を積分値配億年段に記憶させ、積分手段の積分処理の結果を有分が出する。また、各チャネルに対応し積分の理が案行される毎に、当肢チャネルに対応した積分値信号を積分値配億手段が助けする。また、各チャネルに対応した積分値信号を積分値配電手段がり直接がある。また、各チャネルに対応した積分値信号を積分値配電等を削削をする。 世形型部

【精炸排水の範囲】 【精水項1】時分割制御により複数チャネルの入力アナログ信号に対し、積分処理を含んだフィルタ処理を施すスイッチ オキャパシクスルタであって、時分割制御により各チャネルに対応した前記積分処理を確次実行する積分手段と、前記 各チャネルに対応した積分処理の結果を示す「精分値筒や配信する投が配信手段と、前記各チャネルに対応した積 各チャネルに対応した積分処理の結果を示す「精分値筒や配信する場か値配信手段と、前記各チャネルに対応した積 分処理が中部される毎に、中部時点における当核チャネルに対応した積分処理の結果を示す。 記憶手段に記憶させ、前記積分手段の積分処理の結果を初期化し、前記各チャネルに対応した積分処理が実行される 毎に、当該チャネルに対応した積分値信号を削記積分値記憶手段から前記者分字を設に供給すると共に当該積分処理 毎に、当該チャネルに対応した積分値信号を削記積分値記憶手段から前記積分字段に供給すると共に当該積分処理

## 詳細な説明

発明の詳細な説明

発明の属する技術分野】この発明は、スイッチドキャパシタフィルタに関する。

(従来の技術)従来のスイッチドキャパシタフィルタの構成例を図14に示す。この構成例は1次のローパスフィルタであり、スイッチドキャパシタ回路1および2と積分器3により構成されている。各スイッチドキャパシタ回路1および2と積分器3により構成されている。各スイッチドキャパシタ回路1および2と積分器3により構成されている。各スイッチドキャパシタ回路1および2と積分器3により構成されている。各スイッチドキャパシタ回路1よりは低されている。他のスイッチドキャパシタ回路1は1個のキャパシタ10と4個のアナログスイッチ11~14によって構成されている。他のスイッチドキャパシタ回路2も同様である。100031こで、アナログスイッチが環通状態となることにより、アナログスイッチイが環通状態となることにより、入り間号のレベルに応じた程荷がキャパシタ10に保持される。また、アナログスイッチが環通状態とされるシェンスルでは、2010年7月3中24により、大口がスイッチが環通状態とされるシェンスイッチが環通状態とされることにより、キャパシタ10に保持される。また、アナログスイッチが環通状態とされることにより、キャパシタ10に保持される。10004年1と、ファクタ aおよび bは、各 マー定時間関係で至1に出力されるため、入力信号のレベルに応じた電荷がキャパシタ10に保持された。他のスイッチドキャパシタ10に保持された。他のスイッチドキャパシタ10に保持された。他のスイッチドキャパシタ回路1おいても同様の動体が行われる。00ように各点イッチドキャパシタ回路によって接続素チとしての役割が果まれる結果、2014に示す回路は各スイッチドキャパシタ回路によって接続素チとしての役割が原えれる結果、2014に示す回路は各スイッチドキャパシャラによった。1000年1月は10月1日によりのように表

(0004)そして、プロップをおよびももは、各々一定時間間隔で交互に出力されるため、入力信号のレベルに応じた 筒がキャパシタ10に保持される動作とこの距荷が積分器3に供給される動作が一定時間間隔で供り返され、入力信号 のレベルに応じた電流が積分器3に供給される。他のスイッチドキャパシタ回路2においても同様の動作が行われる。 のように各スイッチドキャパシタ回路によって抵抗素子としての役割が果される結果、図14に示す回路は各スイッチド やパシタ回路1および2を抵抗素子によって抵抗素子としての役割が果される結果、図14に示す回路は各スイッチド 10005)

「発明が解決しようとする課題】ところで、オーディオ等のアナログ信号を取り扱う分野においては、例えばステレオのLチャネル、Rチャネル等、複数マャネルのアナログ信号にフィルク処理を施すことが多い。かかる場合に、従来はチャネル数11号台った数のフィルクを使用していたとか、オーディ并獲電やの価格が高くなってはうという問題があった。 10006」この発明は上述した単備に鑑みてなされたものであり、小規模な回路構成ではなテャネルのアナログ信号に対するフェルタ処理を行うことが可能なスイッチドキャパンタフィルタを提供することを目的としている。

[0007] 【課題を解決するための手段】請求項1に係る発明は、時分割制御により複数チャネルの入力アナログ信号に対し、損 分処理を含んだフィルタ処理を施すスイッチドキャパシタフィルタを提供するものである。本発明に係るスイッチドキャパ シタフィルタは、図1にその構成を例示するように、積分手段し、1・・・・・・・とスイッチ手段SWと、積分値配信手段M、M

ル絵と同数のものを設ける必要はない。 10010]そして、スイッチ手段は、各チャネルに対応した積分処理が中断される毎に、中断時点における当覧チャネルに 対応した積分処理の結果を示す 積分値信を看得分値記憶手段に記憶チャネルに対応した積分通信号を接分値配信手段か あ。また、各チャネルに対応した積分処理が実行される毎に、当路テャネルに対応した積分通信号を接分値配信手段か ら積分手段に供給すると共に当該積分処理が実行される時に、当路テャネルに対応した積分通信号を積分値配信手段か ら積分手段に供給すると共に当該積分処理が発行されるがした有分処理を加求存行と指令、あるチャネルに対応 した積分処理が開発するのによって積砂をオペルに対応した指分処理を加まる。 した積分処理が開発する際にはこって積砂をオペルに対応した指分処理を加まる。 が積分処理が他の積分処理によって中部されることとなる。しかしながら、本発明においては、積分処理の中断時の積 分値信号がスイッチ手段をかして積分値配信号が指分手段に与えられるため、 対電からのような制御により、積分手段を共用して、フィルタ処理を構成する様分処理が各チャネルにつ いて実行されるのである。 「2012]構本項とに係る条明は、構本項1に係るスイッチドキャパクフィルタにない、図2に領示するように、積分値 記憶手段が、が少なくとも2回の記憶的(図ではキャパシク)を有するものであり、スイッ手段段SWIは、各チャネルに対応 記憶手段が、が少なくとも2回の記憶的(図ではキャパシク)を有するものであり、スイッ手段SSWIは、各チャネルに対応

同時に実行する(実線矢印)。これらの動作が終了すると、"当該チャネルに対応した積分値信号"は記憶部MM,IC格的 された状態となる。従って、次に当該チャネルについての積分処理が行われるときには、記憶部MM,から"当該チャネル に記憶させる動作と他の記憶部MM-Jに記憶された当該チャネルに対応した積分値信号を積分手段、Jに供給する動作を に対応した積分値信号"が銃み出されて積分手段に送られ、積分処理の結果を示す積分値信号が記憶部MM<sub>2</sub>Iこ記憶 した積分処理が実行される毎に、当数チャネルに対応した積分値は骨を積分値記憶手段M。における一の記憶部MM。

されるのである(破線矢印)。 [0013]本発明によれば、積分値の書込みと読み出しが同時に行われるため、高速動作が可能であるという利点があ

2014]請求項31に係る発明は、上記請求項1または2に係るスイッチドキャパンタフィルタにおいて、フィルタ処理が複種類の積分処理を有しており、図3に例示する構成により、積分手段1が各積分処理を時分割制制により順次実行すものである。 ものである。 2015]高速動作に関する要求が厳しくない場合には、積分手段の数を減らすことができ、有効な構成である。 2015]高速動作に関する要求が厳しくない場合には、積分手段の数を減らすことができ、有効な構成である。

「発明の実施の形態]以下、本発明を更に理解しやすくするため、実施の形態について説明する。かかる実施の形態は、 本発明の一整様を示すものであり、この発明を限定するものではなく、本発明の範囲で任意に変更可能である。 いの171人、実施比態の様似をはよこの発明を限定するものではなく、本発明の範囲で任意に変更可能である。 4に示したようなスイッチドキャパシタイルの12対し、2チャネルのアナログ信号も和13よびも4に名を発理し得るように改 はるでした。近れてインチドキャパシタイルの12対し、2チャネルのアナログ信号を加またよりがあったを発理し得るように改 及を加えたものであり、図4に示す部分は、かかる改良のなされたスイッチドキャパシタフィルタの積分器に対応した部分 を示すものである。ここで、処理対象たる各アナログ信号は各々平衡信号であり、第1チャネルのアナログ信号を4は11は 正相信号AinP1および逆相信号AinN1からなり、第2チャネルのアナログ信号Ain日

線MPおよび連組力線MNIC出力される。
(0043) ■第1指分値記憶部21まないには、以上のようにして得られた第1手ャネルに対応した複分処理の (1043) ■第1指分値記憶部21まな23においては、以上のようにして得られた第1チャネルに対応した複分処理の (1043) ■第1指分値記憶部21まな23においては、以上のようにして得られた第1チャネルに対応した複分処理の (1044) ■第1指分値記憶部21まな23においては、以上のようにして得られた第1チャネルに対応した複数では (1044) ■は、2012 は、2012 は 2012 は 2

≸分値とタイムスロットSL3において取り込んだ第2チャネルの入力アナログ信号とを加算したものが今回のサンプリ |周期TS|における第2チャネルの積分値として得られ、この積分値に担当する電圧が差動増編器41から正相出力

線MPおよび逆相出力線MNIこ出力される。 (10052) ■第1積分値記憶想22および24においては、以上のようにして得られた第2チャネルに対応した積分処理の 積分値に相当する電圧を保持する動作が行われる。すなわち、正相出力線MPからキャパンタC16を介して基準電源V 市にこを有信存能が形成されるため、この信号経路を介すことにより積分値の正相成分に相当する電荷がキャパンタC 16に保持される。また、逆相出力線MNからキャパンタC13を介して基準電源がに主る信号接路が形成されるため、 この信号経路を介すことにより積分値の逆相成分に相当する電荷がキャパンタC13に保持されることなる。 (10053) ■出力能50においては、正相出力線MPおよび逆相出力線MN間に出力された第2チャネルの薄が値を表す 平前信号が非平衡信号に変改される。この非平衡信号は、クロックddが出力された第2チャネルの薄が値を表す 平前信号が非平衡信号に変数される。この非平衡信号は、クロックddが出力されることにより、キャパンタC10に与えら 本が、かつ、信号OUT2として出力される。また、この非平衡信号は、クロックddが出力されることにより、キャパンタC10に与えら 保持される。 (10054)(5)タイムスロットSL5サンプリング国期TS<sub>1</sub>のタイムスロットSL5においては、上述したタイムスロットSLit (10054)(5)タイムスロットSL5サンプリング国期TS<sub>1</sub>のタイムスロットSL5においては、上述したタイムスロットSLit

同様、クロックaおよいaのみが出力され、他のクロックは出力されない。このため、クロックの出力によって各アナログスイッチの状態は図10に示すものとなり、各部では次の動作が行われる。
[0055] 国人カスイッチギャッ(シタ部11および13においては、再び入力アナログ信号Ain1PおよびAin1Nのサンプリングが行われ、各アナログ自分のレベルに応じた配荷がキャッ(シタC4およびC11言名 A保持される。

■積分額40においては積分値が0とされる。
[0056] (6) タイムスロットSLにのタイムスロットSLにおいては、クロックb、bd、b2およびbbのみが出力され、他のクロックは出力されない。このため、クロックの出力によって各アナログスイッチの状態は図11に示すものとなり、各部でクロックは出力されない。このため、クロックの出力によって各アナログスイッチの状態は図11に示すものとなり、各部でした次の動作が行われる。
[0057] 国人カスイッチギャッ(シタ部11および31においては、キャッ(シタC4およびC11に保持された電荷が各々極性が気軽されて正相入力線LPおよび空相入力線LNに含々供給される。
[0059] 国第1積分値記憶部21および空相入力線LNに含々供給される。
[0059] 国第1積分値記憶部21および23においては、キャッ(シタC6およびC31に保持された電荷が正相入力線LPおよび24に対分の保持電荷は、サンブリング周期75にだいて積分割40から与よび逆相入力線LNに供給される。これらの各キャッ(シタの保持電荷は、サンブリング周期75にだいて積分割40から与

えられた第1チャネルに対応した積分値である。 [0059] ■積分部40においては、正相入力線LPおよび逆相入力線LNを介して供給される上記■および■の各信号の複分が行われる。この結果、サンプリング周期TS」における第1チャネルに対応した積分処理の積分値とタイムスロットSLSにおいて取り込んだ第1チャネルの入力アナログ信号とを加算したものが今回のサンブリング周期TS。」「における

第19年ネルの積分値として得られ、この積分値に相当する電圧が差動地幅器41から正相出力線MPおよび逆相出力 線MNに出力される。 [0060] ■第2積分値は2年が分分でおよび33においては、以上のようにして得られた第19年ネルに対応した積分処理の 前分値に相当する電圧をキャパク分でおよび62に保持する動作が行われる。 [0061] ■出力動50においては、正相出力線MPおよびが行われる。 中衛信号が非平衡信号に変換され、信号のUT1として出力される。 中衛信号が非平衡信号に変換され、信号のUT1として出力される。

と変節的に同じであり、第 1積分値記憶的21および23と第2積分値記憶的31および33の果す役割が入れ替わっている点のみが相違している。
あるみが相違している。
あるのみが相違している。
のの31とない、2004のイムスロットSLTにおいては、上述したタイムスロットSL3と同様、クロックcおよび acのみが出力され、他のクロックは出力されない。このため、クロックの出力によって各アナログスイッチの状態は図12に示すものとない、他のクロックは出力されない。このため、クロックの出力によって各アナログスイッチが投稿は図12にの641 カースカスイッチドキャパシタ部12および14においては、再び入力アナログ信号Ain2PおよびAin2Nのサンプリングが行われ、各アナログ信号のレベルに応じた電荷がキャパシタC14およびC11に各々保持される。
■積分割40においては積分値が0とされる。
「0065](8)タイムスロットSL8においては、クロック4、ba、42および40のみが出力され、他のクロッグはカウルなし、このため、各クロックの発生により、各アナログスイッチの状態は図13に示すものとなり、各部プロルでは、12には、カールにはは、カールには、カールにはは、カールには、カールには、カールには、カールにはは、カールにはは、カールにはは、カールには、カールには、カールには、カールには

では次の助作が行われる。 【6066】■人力スイッチドキャパンタ部12および14においては、キャパンタC14およびC11に保持された電荷が各々極性が反転されて正相入力線LPおよび逆相入力線LNに各々供給される。 【6067】■第1積分値記憶部22および24においては、キャパンタC16およびC13に保持された電荷が正相入力線LPおよび逆相入力線LPまたがC24においては、キャパンタC16およびC13に保持された電荷が正相入力線LPおよび逆相入力線LNに供給される。これらの各キャパンタの保持電荷は、サンブリング周期TS」において積分部40からおよび逆相入力線LNに供給される。これらの各キャパンタの保持電荷は、サンブリング周期TS」において積分部40から

トSL7において取り込んだ第2チャネルの入力アナログ信号とを加算したものが今回のサンプリング周期TSLIにおける 与えられた第2チャネルの積分値である。 [0068] ■積分部40においては、正相入力線LPおよび逆相入力線LNを介して供給される上記■および■の各信号 の積分が行われる。この結果、サンブリング周期TS における第2チャネルに対応した積分処理の積分値とタイムスロッ 第2チャネルの積分値として得られ、この積分値に相当する電圧が差動増幅器41から正相出力線MNおよび逆相出力

線MNIに出方される。

「100609」電子を表表が34にあっては、以上のようにして得られた第2チャネルに対応した積分値に相当する理圧をキャイン9C15およびC12に保持する動作が行われる。

電出方能のにおいては、正相出力線MPAよび逆性がある。
が非平衡信号に変換され、信号のUT2として出力される。

が非平衡信号に変換され、信号のUT2として出力される。

「10070]にのからに、タイムスロットS18における処理内容は、実質的にタイムコットSL4での処理内容と同じであり、第1積が値記値能な2および24と第2積が値記値能の32よび24世間で32よび40の場中を設すが、第1積が値記値能な2まよび24と第2積が値記値能の32よび34の場中を創か入れをわっているのみである。


「10071]以後、同様にタイムスロットSL1ーSL8に対応した各処理が繰り返し変行され、第1チャネルおよび第2チャネし対応した。第4条のでは、第1年・ネルに対応した各処理が進められ、これらの積分処理が進められ、これらの積分処理が進められ、これらの積分処理が進められ、これらの積分処理の結果を使用して各チャネルに対応した各処理が進められ、これらの積分処理の結果を使用して各チャネルに対応した各つルッタ処理が進めら


.0072]C. 他の実施形想本発明の実施形態には、以上説明したものの他、種々のものが考えられる。例えば次の通り

である。 【6073】(1)上記実施形態ではアナログ信号を平衡信号とし、登動増幅器によって構成された積分部によりアナログ信号の積分を行うようにしたが、不平衡なアナログ信号を勢型でない通常の積分器で積分するようにしてもよい。 【6074】(2)各積分処理毎に1個の積分値記憶部のみを設け、この積分値記憶部の保持電荷を使用して積分部による

積分処理を終えた後、新たな積分値に相当する電荷を積分値記憶部に保持させるようにしてもよい。積分処理を行うタイムスロットとは別に積分値に相当する電荷を保持するためのタイムスロットを設けなければならないが、積分値記憶部の数を半減させることができるという利点がある。 10075(3)上記実施形態よりも多くの建築の積分処理を実行する場合には、それに見合った数の積分値記憶部を設ければよい。


【発明の効果】以上説明したように、この発明によれば、時分虧制御の下、複数チャネルに対応したフィルタ処理を行うための複数チャネル分の積分処理を1個の積分手段によって順次乗行することができるので、小規模な回路構成で、複数チャネルのアナログ貸号を処理可能なスイッチドキャパシタフィルタを実現することができるという効果がある。







•


図面選択 図5







[図2]





(図)





[图13]